금융

뉴스1
SK하이닉스 부사장 6세대 D램 기술로 HBM…1등 굳히겠다
입력2025.03.20. 오후 4:02 수정2025.03.20. 오후 4:03 기사원문

최동현 기자

장태수 부사장, 최단기간 1c DDR5 D램 개발 공로로 대통령 표창
SK하이닉스, 기술 주도권 확보…초기 수요 선점·경쟁력 확보

(서울=뉴스1) 최동현 기자 = 장태수 SK하이닉스(000660) 부사장은 지금의 성공을 차세대 기술 개발로 이어가 1등 위상을 공고히 하겠다고 20일 밝혔다.

장 부사장은 세계 최단기간 내 10나노(㎚)급 6세대(1c) DDR5 D램 개발에 기여한 공로로 대통령 표창을 받았다.

그는 이날 공개된 SK하이닉스 뉴스룸 인터뷰에서 이번 1c DDR5 D램 개발로 SK하이닉스는 기술 리더십을 더욱 공고히 할 것 ;이라며 이같이 말했다.

장 부사장은 20년간 메모리 선행 기술 및 소자 연구에 매진한 전문가로, 44나노부터 10나노까지 10세대에 걸쳐 핵심 기술 개발에 참여했다. D램 개발 태스크포스(TF);에서 소자 총괄 리더로 참여한 이후 세계 최초로 최단기간 내 1c DDR5 D램을 개발하는 성과를 냈다.

10나노급 D램 공정 기술은 1x(1세대)→1y(2세대)→1z(3세대)→1a(4세대)→1b(5세대)→1c(6세대) 순으로 개발돼 왔다. 1c 공정 기술은 메모리 성능을 높이고 전력 소비를 줄이는 첨단 선행 기술로 HPC(고성능 컴퓨팅) 및 AI 성장의 필수 기술로 여겨진다.

장 부사장은 이번 성과에 대해 세계 최초, 최단기간 내 (1c DDR5) 개발을 통해 SK하이닉스가 먼저 기술 주도권을 확보했다며 초고속·저전력 제품을 선제적으로 고객들에게 공급하고 프리미엄 시장에 빠르게 진입해 초기 수요를 선점하는 효과를 얻을 수 있다. 동일 면적의 웨이퍼에서 더 많은 칩을 생산할 수 있어 원가 경쟁력도 확보가 가능하다고 설명했다.

이어 D램 셀 크기를 줄이면 동일 규격의 실리콘 안에 더 많은 D램 셀을 배치할 수 있는데, 셀 크기가 작아져 여유 공간이 생기기 때문에 고대역폭메모리(HBM) 내부에 다양한 설계를 시도해 여러 기능을 추가할 수도 있다며 이를 토대로 완성된 HBM은 AI 산업 발전을 가속할 것 이라고 했다.

장 부사장은 데이터 저장을 담당하는 커패시터의 면적을 확보하기 위해 고유전율 소재와 새로운 구조의 커패시터 개발에 주력하고 있다;며 미세공정 혁신에 속도를 내겠다고 강조했다.

최동현 기자 (dongchoi89@news1.kr)